 Verfasst am: 18. Aug 2019 10:28 Titel: MOS Transistor in Saettigung |
|
| Hallo,
ich habe Probleme, zu verstehen was im Pich-Off-Bereich eines (N-)MOS-Transistors in Saettigung passiert: Ich verstehe, dass sich unter dem Gate-Oxid ein layer bildet, in dem pas p-substrat invertiert wird, so dass sich dort die Elektronen als Majoritaeten von der Source her ausbreiten koennen. Entlang der Strecke vom source zum drain steigt das Oberflaechenpotential um vgeff an. Was passiert jetzt, wenn VDS>>vgeff? Im pinch-off-Berich ist Vg-VKanal zu klein, um das p-Gebiet zu invertieren. D.h. doch hier muesste sich ein Bereich intinsischen Siliziums ausbilden? Wie schaffen es die e- da durch? Irgendwo zwischen Kanal un N-Gebiet des drains muss doch oberflaechennah die Spannung VDS-vgeff abfallen - und die kann ziemlich gross werden. Faellt die ueber der junction N zu pinch-Gebiet ab oder zwischen pinch-Gebiet und Kanal. Ich kann mir hier das Baenderschema dazu nicht vorstellen. Vermutlich muss man mit getrennten Quasi-Fermi-Niveaus argumentieren, ich verstehe aber nicht wie und habe das auch nirgendwo gefunden. Weiss jemand Rat? Wolfgang |
|
