JK Flipflop zum tflipflop.

macman2010 · Anmeldungsdatum: 16.02.2013 Beiträge: 294

Kurze frage,

Es heißt ja , wenn ich j und k Eingang High setze, habe ich ein tflipflop, welches den Takt halbiert.

Dass verstehe ich nicht, denn wenn das taktsignal z.b. 1 Minute auf High steht, würde das flipflop doch ständig zwischen Löw und High am Ausgang wechseln.
http://www.elektronik-kompendium.de/sites/dig/0210032.htm
Weil ständig eine der undbedingungen erfüllt wäre, und das im Millisekunden Takt.

Namenloser324 · Gast

Ein Taktsignal ist dadurch definiert, dass es nach der Zeit T/2(T = periodendauer) seinen Pegel von High auf Low bzw Low auf High wechselt.
Bleibt der Pegel konstant liegt kein Taktsignal vor, daher ist dein Einwand sinnlos, da Änderungen (des Ausgangs) nur zu jedem Takt möglich sind, aber einen Takt gibt es, wie eben gesagt, nicht.

macman2010 · Anmeldungsdatum: 16.02.2013 Beiträge: 294

waum sollen die nur bei jedem takt möglich sein..

Namenloser324 · Gast

weil digitale bauteile (eigentlich) immer nen takt benötigen

was glaubst du wieso der Takt deiner CPU eine Maßzahl für die Rechenoperationen pro Sekunde ist?

Namenloser324 · Gast

Bzw. viele sind Taktflankengesteuert, d.h. änderungen am Ausgang bzw Auswertung des Eingans geschen immer bei steigender oder fallender Flanke

macman2010 · Anmeldungsdatum: 16.02.2013 Beiträge: 294

Habe mir jetzt ein skrip von so ner uni durchgelesen, da steht, dass ein tflipflopimmer ei master slave flipflop sein muss, da es sonst nicht geht, denn bei längerem c=1 mehre schaltvorgäne passieren können. un dass ist ja genau das was ich meinte

Namenloser324 · Gast

jo, wird mit deiner OP Beschreibung dennoch nichts, da kein Takt vorgegeben ist.

Namenloser324 · Gast

ok, ist offenkundig nicht flankengesteuert.
Dann kann das wohl sein

Namenloser324 · Gast